Действительно ли инструкция PADDD поддерживается MMX, даже если она отсутствует в руководстве Intel?

Я написал этот код в NASM:

PADDD mm0, mm1

И он был собран без ошибок, но эта инструкция, хотя она существует в NASM, я не смог найти ее в Руководствах по инструкциям Intel, все, что я нашел, это:

PADDD xmm1, xmm2/m128

Что берет регистр xmm, а не регистр mm.
Это код операции PADDD mm0, mm1: 0FFEC1
И это код операции PADDD xmm0, xmm1: 660FFEC1
Итак, почему PADDD mm0, mm1 отсутствует в инструкциях Intel Instructions?

Ответы

Ответ 1

Это простой пример опечатки/упущения в текущей версии руководств Intel.

В этот сайт, на котором размещена копия документов Intel (хотя и не требуются последние документы Intel), код операции для MMX присутствует:

Opcode/Instruction    Op/En                64/32 bit Mode Support     CPUID Feature Flag  Description
0F FC /r1            PADDB mm, mm/m64 RM  V/V                        MMX                 Add packed byte integers from mm/m64 and mm.

Вы также найдете его в более старом руководстве Intel от 2005 г., а также в март 2017 г.

Ничего не видно здесь; пожалуйста, двигайтесь вперед.